

Pentru Nota Curs

Varianta 1

Se lucrează în echipe de 5 persoane

Programul trebuie să permită simularea interactivă cu vizualizarea unui procesor RISC cu un pipeline conform schemei de la pagina 9 din Cursul AC 9 (Curs pipeline) extins la 5 stagii - stagiul separat de acces la memorie. Formatul instrucțiunii este cel definit la curs. Programul trebuie să permită introducerea unei bucăți de cod cu adresele asociate în memorie și executarea ei etapă cu etapă.

Tactul este dat de clock și este abstract nu trebuie informații de timp

Pentru nota 5

- se definește câte o instrucțiune generică pentru fiecare clasă ALU, LOAD, STORE, JMP astfel încât să se poată evidenția comportamentul fiecărei clase
- se implementează cel mai simplu mecanism de detecție a hazardurilor (bii pe registru) astfel ca acestea să poată fi evidențiate (pag 7 curs 11)
- se implementează cel mai simplu mecanism de optimizare - forwarding

De exemplu

- introduc o instrucțiune la adresa 100h ADD R9,R8,R7 pun în registrul PC 100h și apăsăm next. Pe busul corespunzător adresa se trece în registrul de adrese și după numărul de tacte corespunzătoare accesului la memorie instrucțiunea apare în registrul de date. La următorul pas se face transfer în registrul de după fetch și așa mai departe.

Dacă programul respectă toate cerințele toată lumea primește 5

Pentru note mai mari trebuie implementate extensii. În fiecare grupă de extensii cele obligatorii trebuie implementate pentru primirea grupelor

Extensii 1 Superscalaritate și Hazarduri

- setul de instrucțiuni definit în cursuri (obligatoriu)
- unități specializate ADD MUL LD/ST JMP superscalaritate la nivel de unități (obligatoriu)
- tabelul de marcare
- Tomasulo stații de rezervare
- buffer de prefetch execuție out of order și optimizare la execuția out of order (oricare metodă)

Fiecare persoană se ocupă/respunde de o extensie

Pe fiecare extensie se primesc 2p suma finală se împarte la 5

Toate extensiile implementate toată lumea primește câte 2p

Extensii 2 Ierarhia de memorie

- memorii cache black box separate pentru instrucțiuni și date suficiente pentru a vizualiza hit și miss (obligatorie)
- implementare de cache set asociativ cu linii de memorie parametrizabile algoritmul de înlocuire random
- implementarea mecanismelor de scriere write through writeback și buffer de scriere
- implementare algoritmul de înlocuire LRU cu contor, stivă de registre sau matrice de referințe (unul din ele la alegere)
- implementare algoritmul de înlocuire LRU aproximativ

Pe fiecare extensie se primesc 2p suma finală se împarte la 5

Toate extensiile implementate toată lumea primește câte 2p

Grupa 3 Memoria virtuală

- implementarea mecanismului de memorie virtuală folosind TLB și tabele care pot fi în cache sau memoria principală care să poată simula cele 6 cazuri de la pagina 16 cursul 7

pentru implementare toată lumea primește 1p

Programul funcțional + prezentarea lui de către toți membrii echipei (fiecare cu ce a lucrat dau nota de la curs

Limbajul, bibliotecile și metoda de implementare din spate sunt la alegerea fiecărei echipe

Se primesc puncte bonus fără să fie obligatorii

- implementări ușor extensibile
- parametrizare
- interfața web .

Varianta 2

Examen scris cu probleme din cele 4 secțiuni 14 cursuri

Pipeline-uri în arhitectura RISC

Pipeline-uri în unitățile aritmetice

Memorii cache

Memorii virtuale

\

Am regrupat cursurile în classroom conform acestor capitole și am inclus și fișele cu probleme. La primele secțiuni problemele sunt în același fișier

.

ATENȚIE!

Nota finală este media dintre:

Nota Curs (vezi mai sus)

Nota Laborator

Nota Proiect

Toate cele trei note trebuie sa fie minim 5